伴随近几年集成电路制程工艺的进步，PCB 传输线上信号的频率逐年提高，非常容易导致信号在传输过程当中，由于受到传输线的阻力而出现插损（插入损耗，单位为分贝），这种信号在传输过程中受到的阻力被称为特性阻抗或者特征阻抗。换而言之，如果信号在传输过程当中，传输路径上的特征阻抗发生了变化，信号就会在阻抗不连续的结点发生反射。因而 PCB 上的传输线仅仅只解决通和断的问题还远远不够，还需要进一步确保其传输链路上特性阻抗的匹配和连续。

英国宝拉 POLAR 公司推出的 Si9000e，正是一款这样可以预测 PCB 走线阻抗的计算工具，该工具已经成为高速电路设计当中，必不可少的辅助工具。该工具提取了 100 余种 PCB 传输线的典型结构，并且基于这些结构对指定频率下的传输线阻抗进行建模计算。Si9000e 将影响 PCB 传输线阻抗的主要因素：板材厚度、顶层走线宽度、铜泊厚度、走线周围的包地间距、表面绿油的厚度 作为输入参数，就可以计算出表面单端/差分和共面单端/差分类型走线的阻抗。

楷登电子 Cadence 推出的 Allegro/OrCAD SPB 是一款专业的板级 EDA 工具，其融合了原理图设计、电路仿真、PCB 绘制编辑、拓扑逻辑自动布线、信号完整性分析、设计输出 等功能，经常被运用于高速 PCB 设计场景。撰写这篇文章的目的，是为已经具备有其它 EDA 使用经验的工程师，快速的上手 Cadence SPB 全家桶设计套件。本文撰写时所采用的是 Cadence SPB SPB 17.4 版本，并且将补丁更新至 Hotfix_SPB17.40.037，该版本的基础操作与快捷键，与目前最新的 23.1 版本基本相同，且两者的工程文件相互兼容，无需进行任何额外的数据转换。全文提供了清晰的目录结构，便于读者按图索骥与查缺补漏。

Cadence SPB SPB 17.4 版本于 2019 年推出，在兼容早期 17.2 和 16.6 版本工程文件的基础之上，还进行了一系列全新的功能升级。其在老版本基础上新增了一套暗黑主题，并且对工具栏的图标以及主界面的窗口进行了重组。最为重要的更新在于支持从原理图直接创建 PCB，且可以方便的实现两者的同步操作。除此之外，还提供了 Web 搜索功能，可以方便的从 Samacsys 和 Ultra Librarian 下载 原理图符号、PCB 封装、数据手册 以及 3D 模型。

对于国内的中小型电子企业而言，Allegro、Pads、Altium Designer 等商业 EDA 工具的授权费用过于昂贵，且大部分只提供 Windows 操作系统版本，缺乏相应的跨平台支持。在电子信息技术行业版权问题充分受到重视的今天，一款易于使用并且受到厂商广泛支持的开源 EDA 工具，对于硬件电子工程师而言尤为重要。本文介绍的 KiCad 就是一款基于 GNU GPL v3 开源许可协议的跨平台 EDA 电子设计自动化工具集，其能够处理多达 32 个铜层、14 个技术层、4 个辅助层的 PCB 电路板，并且生成加工制造所需要的网表、物料清单、光绘文件、钻孔文件、元件放置文件。

自 2018 年 07 月 22 日发布 KiCad 5.0 版本以后，历经了三年时间，终于在 2021 年 12 月 25 发布了全新的 KiCad 6.0 版本，新版本采用了全新的用户交互界面，带来全新原理图编辑器、PCB 编辑器、3D 查看器的同时，还增加了更为丰富的 DRC 设计规则约束，并且提供了对于中文语言的良好支持。全文最早基于 5.0 版本写作，鉴于官方已经升级至功能更为完善的 6.0 版本，所以基于官方新版的 《Getting Started in KiCad》 对本文进行了全面的重写。

Altium公司最早推出的EDA（电子设计自动化，Electronics Design Automation）产品名为Protel，经过一系列的企业并购与技术整合之后，于 2009 年推出了Altium Designer 09，接着 2012 年又推出Altium Designer 13.0，本文将要介绍的Altium Designer 17.1则是Altium公司于 2017 年发布的产品，可用于设计板级原理图并进行 PCB 布线，同时整合了 SPICE 仿真以及 FPGA 设计等高级功能。

经过多年的迭代与发展，Altium Desinger 已经并不仅仅局限于作为一款 EDA 工具，其功能已经贯穿于电子设计的全流程，包括 MCU 微控制器和 FPGA 设计建模、电路 SPICE 仿真与验证、元器件库封装、电路原理图绘制、PCB 绘制、PCB 信号完整性验证、PCB 制板文件生成等等；而本文主要围绕 Altium Desinger 的原理图与 PCB 绘制、元器件封装、PCB 仿真与验证 3 个核心主题进行相关介绍。