现场可编程门阵列（FPGA，Field Programmable Gate Array）是一种高性能、低延时、可重构，拥有高速并行运算能力，并可定制性能与功耗的可编程数字逻辑芯片，最早由 1984 年创立的赛灵思（Xilinx）公司推出，该公司由 Ross H. Freeman 和 Bernard V. Vonderschmitt 共同创办。不同于专用集成电路（ASIC，Application Specific Integrated Circuit）固定的内部电路连接和逻辑功能，FPGA 芯片内部电路连接与数字逻辑功能都可以通过灵活的编程来定义。

目前全球 FPGA 的市场份额主要集中在 赛灵思（Xilinx，2020 年被 AMD 收购）和 阿尔特拉（Altera，2015 年被 Intel 收购）两家美国企业手中，余下的市场份额主要由 莱迪思（Lattice）和 美高森美（Microsemi）两家公司占据。国产 FPGA 芯片产业起步较晚，产品性能与专利积累较为薄弱，目前主要有 深圳紫光同创、上海安路科技、广东高云半导体、上海复旦微电子、西安智多晶、深圳易灵思、北京京微齐力、成都华微电子 等研发厂商。本文基于 AMD/Xilinx 官方提供的数据手册与参考资料，分别从 产品线序列、片上功能单元、最小系统设计 三个维度进行讨论，协助硬件工程师快速上手相关电路设计。

散射参数也被称作 S 参数（Scattering Parameters），通常简写为 S-parameters，它是高速信号传输领域一个非常重要的参数（广泛运用于 DDR、PCIe、以太网、射频 等高速信号分析场景），其主要用于描述传输线的频域特征，从而判断出传输线的阻抗匹配程度，并且分析出传输损耗与相位延迟。除此之外，信号完整性问题所关注的反射、串扰等问题，也都可以从该参数当中获取到有用的信息。对于常见的双端口电路网络，主要存在四个 S 参数：S12 为反向传输系数（即 隔离），S21 为正向传输系数（即 增益），S11 为输入反射系数（即 输入回波损耗），S22 为输出反射系数（即 输出回波损耗）。

矢量网络分析仪（VNA，Vector Network Analyzer）是一种专门用于测量 S 参数的电子仪器，基本测量原理是通过发射特定频率与功率的信号到被测件，同时采集 反射波 与 透射波 的幅度和相位，从而计算得到全套 S 参数。国产 VNA 设备主要有 普源精电 推出的测量频率范围在 5kHz~26.5GHz 的 DNA5000（两通道）、DNA6000（四通道）两款产品。以及 鼎阳科技 推出的测量频率范围在 100kHz~50GHz 的 SNA6000A，以及频率范围在 100kHz~26.5GHz 的 SNA5000B 等产品。

联合电子设备工程委员会（JEDEC [ˈdʒeɪ dɛk]，Joint Electron Device Engineering Council）是一个全球性的微电子行业标准制定组织，由其推出的各类半导体存储标准广为人知，例如：双倍速率 SDRAM（DDR，Double Data Rate）、低功耗双倍速率 SDRAM（LPDDR， Low Power DDR）、高带宽内存（HBM，High Bandwidth Memory）、嵌入式多媒体卡（e.MMC，Embedded Multi Media Card）、通用闪存（UFS， Universal Flash Storage）、固态硬盘（SSD，Solid State Drive），本文主要讨论 DDR 与 LPDDR 内存颗粒相关的原理、引脚定义，以及对应的 PCB 布线规范。

最早推出的单数据率（SDR，Single Data Rate）类型 SDRAM 只能够在时钟信号的上升沿传递数据，而后续问世的 DDR1 则可以同时工作在时钟信号的上升沿与下降沿，从而在相同的时钟频率下实现了双倍的传输效率；而在 DDR2 又引入了 4 位预取（Prefetch）机制，后续的 DDR3 进一步将预取宽度提升至 8 位，并且为 命令/地址线 引入了全新的 Fly-by 拓扑（之前版本采用 T 型 拓扑），优化信号走线的同时降低时钟偏移。DDR4 则着重于 Bank Group 提升寻址效率，最新的 DDR5 则增加了 PMIC 电源管理（集成多通道降压 Buck 和 LDO）以及 I³C 串行通信总线（即增强型 I²C 总线），同时预取宽度提升至 16 位，并且内置 ECC 错误校验。

人工智能日益普及的当下，DDR5 与 PCIe 5.0 已经成为 AI 算力中心的标准搭配，而服务器内部用于连接 CPU、内存，以及各种扩展设备的高速 I/O 总线，已经历经了三代标准的发展。第 1 代推出于 1981~1992 年期间，采用传统的并行总线架构，包括了 ISA、EISA、VESA、MCA 一系列标准，由于多设备共享一条总线带宽，导致带宽低速率慢，因而被市场淘汰；第 2 代推出于 1993~2000 年，依然采用并行总线架构，主要有 PCI、AGP、PCI-X 三种标准，虽然大幅优化了带宽、时序、仲裁机制，但是仍然采用并行共享总线架构，并未解决并行串扰、时钟同步等瓶颈，后续逐步被本文的主角 PCIe（PCI Express）高速串行总线所代替。

外设组件互连快速总线（PCIe，Peripheral Component Interconnect Express）属于一种高速串行总线标准，英特尔（Intel）公司于 2001 年联合 超微（AMD）、戴尔（Dell）、惠普（HP）、国际商用机器（IBM）等企业成立 Arapahoe 工作组，进而推出了第 3 代（3GIO，Third-Generation I/O）通信总线标准。2002 年 4 月该标准移交给 外围组件互连特别兴趣组织（PCI-SIG，Peripheral Component Interconnect Special Interest Group） 之后，被正式命名为 PCIe。

运算放大器（Op-Amp，Operational Amplifier）是一种对信号具有放大功能的电路，实际使用时通常会与反馈网络配合起来使用。它能够对输入信号进行 加、减、微分、积分 等数学运算之后再进行输出，因而被广泛应用于信号处理、仪器仪表等领域。美国仙童（Fairchild）公司于 1965 年先后推出了运算放大器芯片 μA702 和 μA709，标志着运算放大电路进入了集成电路时代。该公司后于 1968 年再次推出了极为经典的 μA741 运算放大器芯片，至今仍然在被广泛应用。

伴随近些年运算放大器电路设计与制造技术的不断进步，各种类型的运放芯片百花齐放。例如：差动运放（放大两个输入信号的差值，并且抑制共模信号）、全差分运放（输入和输出都是差分信号）、仪表放大器（具有极高的共模抑制比与输入阻抗）、可变增益放大器 VGA（增益由外部电压进行控制）、可编程增益放大器 PGA（通过数字信号控制运放增益）、隔离放大器（输入端与输出端之间存在 电容、电感、光电 等方式的电气隔离）、轨到轨运放（输入和输出电压可以接近电源电压的范围）、电流检测放大器（通过检测采样电阻两端的微小电压差实现，并且能够工作在远高于自身电源幅值的共模电压场景）、跨导放大器（用于将电压输入转换为电流输出）、跨阻放大器（用于将电流输入转换为电压输出）、精密运算放大器 (输入失调电压\(V_{OS}<1mV\))。

分贝（dB，Decibel [ˈdesɪbel]）是一个用于衡量声压等级、信号功率强度的对数无量纲单位，该单位来源于美国的电话发明家贝尔 Alexander Graham Bell 的名字，是从贝尔（B，Bel）这个单位衍生而来（一贝尔等于十分贝 \(1Bel = 10dB\)），其最初被用于贝尔实验室长途电话线路损耗的计量，从而解决线性度量单位无法描述超过 \(10^{14}\) 数量级的信号强度问题，而后成为 声学、电子、通信 等领域的通用计量单位。

分贝并不是一个线性的绝对数值单位，其反映的是两个相同单位物理量的比值，在取对数之后分别再乘以 10（功率类参数，例如 声音功率、电功率）或者 20（场量类参数，声压、电压、电流、场强），其反映的是一个相对的数量级，而非一个绝对的数值。总而言之，由于分贝采用了对数 \(y = \log_a x\) 来作为单位的标度，因为而能够极大的压缩数值范围并且简化计算，同时也更加适配人类听觉以及信号传输的非线性感知特性。

IEEE1394 是一种高速实时串行通信总线标准。最早由美国苹果公司推出，被称作火线（FireWire）接口，相关专利主要由美国的苹果（Apple）、德州仪器（TI）和日本的索尼（SONY）、松下（Panasonic）、东芝（Toshiba）、日立（HITACHI）、佳能（Canon），韩国的乐金（LG）以及欧洲的飞利浦（Philips）、意法半导体（ST）等商业公司持有。但是进入到 2011 年之后，苹果公司开始引入更加快速的 Thunderbolt 接口来取代 FireWire 标准，并于 2015 年之后逐渐过度到符合 USB 3.1 规范的 USB Type-C 接口，目前在消费类电子领域已经比较少使用该接口标准。

然而得益于 IEEE1394b 简单的线束结构，该协议的应用也从消费类电子领域，扩展到航空航天领域。美国汽车工程师协会（SAE，Society of Automotive Engineers）基于 IEEE1394b 规范，增加了通信的确定性（包括网络拓扑预分配、强制根节点、带宽预分配、帧开始数据包同步、异步流数据包、静态分配通道号）和可靠性（纵向奇偶校验、健康状态字、心跳字、控制计算机 分支状态字）相关的约束，进一步制定出了适用于航空航天领域的《SAE AS5643B-2016》标准。

楷登电子 推出的 Cadence SPB（SPB 是 Silicon、Package、Board 三个英文字母的缩写）整合了原理图绘制工具 OrCAD 和 PCB 版图设计工具 Allegro 以及电路仿真工具 PSpice，已经成为了业界领先的电子设计自动化（EDA，Electronic Design Automation）工具链。伴随电子系统复杂度的日益提升，如何运用工具当中提供的各种功能来应对设计挑战，业已成为了广大电子硬件工程师们亟需掌握的技能。

关于 OrCAD 和 Allegro 的基础操作，已经在五年之前所撰写的《写给有经验 PCB 工程师的 Cadence SPB 17.4 极速上手指南》这篇文章当中进行过图文并茂的阐述，而本文则主要聚焦于实际应用中的高频痛点，提炼出经过验证的 操作技巧 和 配置方法。希冀能够帮助广大的电子硬件工程师，更加合理与熟练的使用 Cadence SPB 工具套件进行原理图和 PCB 版图的绘制，从而有效的提高研发工作效率，进而得心应手的面对各类纷繁复杂的设计挑战。

内置集成电路总线（Inter-Integrated Circuit）是一种串行通信协议，其英文缩写为 I²C，因为中间存在 2 个英文字母 I，所以被读作 I Square C，中文读作 I 平方 C 或者 I 方 C 总线。本文后续内容为了书写方便，会将 I²C 简写为 I2C。该总线协议需要串行数据线（SDA，Serial Data）和串行时钟线（SCL，Serial Clock）两条信号线，接线方式较为简单，通常用于连接微控制器、存储器、传感器等低速元器件。

在 I²C 总线通信协议当中，规定总线上可以存在一个主设备以及多个从设备。主设备掌控着整个通信过程，负责发起、控制、停止通信。而从设备则需要等待主设备请求、接收、发送数据。主设备与从设备之间的数据交换采用特定的数据帧格式，每个数据帧包含有 地址、数据、控制 信息。主设备会根据从设备的 I2C 地址来选择总线上需要进行通信的外设，从设备则根据控制信息返回相应的响应。

早在 1972 年，就职于美国施乐 Xerox 公司的 Robert Metcalfe（被称作以太网之父）与另外两位学者，协作发表了一篇名为《以太网：区域计算机网络的分布式包交换技术》的文章，并在不久之后获得了《具有冲突检测的多点数据通信系统》专利，以太网（Ethernet）技术的雏形就此诞生。至此以太网相关的标准不断演进，诞生了标准以太网(10 Mbit/s)、快速以太网(100 Mbit/s)、千兆以太网(1000 Mbit/s)、万兆以太网(10000 Mbit/s)等一系列标准。

以太网的底层工作机制基于载波侦听多路访问/碰撞检测（CSMA/CD，Carrier Sense Multiple Access with Collision Detection）协议，从而确保多个设备在相同的物理介质上通信。当其中一个设备有数据需要发送时，会先监听线路上是否存在其它信号，线路空闲就开始传输数据，线路繁忙则等待直至线路可用为止。如果在传输过程当中发生了碰撞（即两个设备同时发送数据导致信号叠加），设备就会检测到这种情况并且发送阻塞信号，然后等待随机时间之后再进行重试。